日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の警類に記載されている事項は下記の出願警類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 7月27日

出 願 番 号 oplication Number:

特願2000-226707

顯 人 blicant (s):

株式会社日立製作所

Docker Ho.: YA-9512.
Fleid On: July 5,2001
Mileod Stockmidge PL
Phone: 703-903-9000


2001年 4月 6日

特許庁長官 Commissioner, Patent Office



Dall





(#)

【書類名】

特許願

【整理番号】

H00002511

【提出日】

平成12年 7月27日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 1/06

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

林勇

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

成瀬 正雄

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】 玉村 静世

【電話番号】

047-361-8861

【手数料の表示】

【予納台帳番号】

011040

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【プルーフの要否】

【書類名】 明細書

【発明の名称】 マイクロプロセッサ、半導体モジュール及びデータ処理システム

【特許請求の範囲】

【請求項1】 命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路とを1個の半導体チップに有するマイクロプロセッサであって、

前記外部バスインタフェース制御回路は複数の外部デバイス選択信号の中から 外部アクセスアドレスに応じた外部デバイス選択信号を活性化可能であり、

前記外部バスインタフェース制御回路によって活性化される外部デバイス選択信号に応じて前記外部バスインタフェース制御回路の同期クロック信号を切り換え制御するクロック切り換え制御回路を備えて成るものであることを特徴とするマイクロプロセッサ。

【請求項2】 命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路とを1個の半導体チップに有するマイクロプロセッサであって、

前記外部バスインタフェース制御回路は外部アクセスアドレスに応じて第1の 外部デバイス選択信号又は第2の外部デバイス選択信号を活性化可能であり、

前記第1の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御し、前記第2の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御するクロック切り換え制御回路を備えて成るものであることを特徴とするマイクロプロセッサ。

【請求項3】 前記第1のクロック信号と当該第1のクロック信号に対して 所定の整数の分周比を以って周期が長くされた第2のクロック信号を生成するクロックパルスジェネレータと、前記クロックパルスジェネレータで生成される前 記第1のクロック信号及び前記第2のクロック信号を半導体チップの外部に並列 出力するクロック出力端子を有して成るものであることを特徴とする請求項2記載のマイクロプロセッサ。



【請求項4】 命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路とを1個の半導体チップに有するマイクロプロセッサであって、

前記外部バスインタフェース制御回路は外部アクセスアドレスに応じて第1の 外部デバイス選択信号又は第2の外部デバイス選択信号を活性化可能であり、

前記第1の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御すると共に前記中央処理装置の同期クロック信号を第3のクロック信号に切り換え制御し、前記第2の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御すると共に前記中央処理装置の同期クロック信号を第4のクロック信号に切り換え制御するクロック切り換え制御回路を備えて成るものであることを特徴とするマイクロプロセッサ。

【請求項5】 前記第1のクロック信号と、当該第1のクロック信号に対して所定の整数の分周比を以って周期が長くされた第2のクロック信号と、前記第3のクロック信号と、当該第3のクロック信号に対して所定の整数の分周比を以って周期が長くされた第4のクロック信号とを生成するクロックパルスジェネレータと、前記クロックパルスジェネレータで生成される前記第1のクロック信号及び前記第2のクロック信号を半導体チップの外部に並列出力するクロック出力端子を有し、前記第3クロック信号及び第4クロック信号の周波数は前記第1クロック信号の周波数以上であることを特徴とする請求項4記載のマイクロプロセッサ。

【請求項6】 前記クロック切り換え制御回路は、前記デバイス選択信号の活性化に応じて前記中央処理装置による命令実行停止を要求し、命令実行停止要求に対する承認を受けてから、前記クロック信号の切り換えを行うものであることを特徴とする請求項2又は4記載のマイクロプロセッサ。

【請求項7】 前記クロック切り換え制御回路は、前記第2のクロック信号の周期に同期するタイミングでクロック信号の切り換えを行うものであることを特徴とする請求項6記載のマイクロプロセッサ。



【請求項8】 複数個の外部接続電極と複数層の配線層とを有するモジュール基板に、プロセッサチップと第1のクロック信号に同期動作されるメモリチップが設けられ、

前記プロセッサチップは、第1のクロック信号及び前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成して外部に並列出力するクロックパルスジェネレータを有し、前記第1のクロック信号に同期して前記メモリチップをアクセス可能であると共に、前記第2のクロック信号に同期して前記外部接続電極を介する外部アクセスが可能であることを特徴とする半導体モジュール。

【請求項9】 前記プロセッサチップは命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路とを1個の半導体チップに有し、

前記外部バスインタフェース制御回路は外部アクセスアドレスに応じて前記メモリチップを選択するメモリチップ選択信号又は前記外部接続電極を介して外部に接続されるデバイスを選択する外部デバイス選択信号を活性化可能であり、

前記メモリチップ選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御し、前記外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御するクロック切り換え制御回路を有して成るものであることを特徴とする請求項8記載の半導体モジュール。

【請求項10】 第1のクロック信号及び前記第1のクロック信号よりも周波数の低い第2のクロック信号を夫々別々に伝達する第1のクロック配線及び第2のクロック配線と、第1のクロック配線から供給される第1のクロック信号に同期動作される第1のデバイスと、前記第2のクロック信号に同期動作される第2のデバイスと、前記第1のクロック信号に同期して前記第1のデバイスをアクセス制御可能であると共に前記第2のクロック信号に同期して前記第2のデバイスをアクセス制御可能な第3のデバイスと、を実装基板に有して成るものであることを特徴とするデータ処理システム。

【請求項11】 前記実装基板は、第1の基板配線を有し当該第1の基板配線に前記第2のデバイスが接続された第1回路基板と、前記第1の基板配線に接

(#)

続される第2の基板配線を有し当該第2の基板配線に前記第1のデバイス及び第3のデバイスが接続された第2回路基板とから成るものであることを特徴とする 請求項10記載のデータ処理システム。

【請求項12】 前記第3のデバイスは命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路とを1個の半導体チップに有するマイクロプロセッサであって、

前記外部バスインタフェース制御回路は外部アクセスアドレスに応じて前記第 1のデバイスを選択する第1の外部デバイス選択信号又は前記第2のデバイスを 選択する第2の外部デバイス選択信号を活性化可能であり、

前記第1の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御し、前記第2の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御するクロック切り換え制御回路を有して成るものであることを特徴とする請求項10記載のデータ処理システム。

【請求項13】 前記第3のデバイスは、前記第1のクロック信号と当該第1のクロック信号に対して所定の整数の分周比を以って周期が長くされた第2のクロック信号を生成するクロックパルスジェネレータと、前記クロックパルスジェネレータで生成される前記第1のクロック信号及び前記第2のクロック信号を半導体チップの外部に並列出力するクロック出力端子を有して成るものであることを特徴とする請求項12記載のデータ処理システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、動作クロック周波数が大きく異なる複数デバイスに対するバスアクセス制御技術に関し、中央処理装置を有し外部バス制御可能なマイクロプロセッサ、バスマスタデバイスとバススレーブデバイスが実装されたデータ処理システムに適用して有効な技術に関する。

[0002]



【従来の技術】

近年、マイクロプロセッサやメモリ等の半導体デバイスの動作周波数は高速化 の一途を辿っている。例えばマイクロプロセッサは命令を実行する中央処理装置 (CPUとも称する)と共に外部バスアクセスのためのバスステートコントロー ラ等を有する。バスステートコントローラはマイクロプロセッサの外部アドレス 空間にマッピングされたメモリや入出力回路などの外部デバイスに対する外部バ スアクセスを制御する。バスステートコントローラによる外部バスアクセス制御 の動作周波数はコントロールレジスタの初期設定値に応じて数種類の中から一つ を選択できるようになっているものもある。このとき、バスステートコントロー ラは、外部バスアクセスという性質上、CPUの動作周波数よりも低いクロック 周波数に同期して外部バスアクセス制御を行うが、システム全体としての処理能 力向上を指向する今日において、古くから提供されているような低速半導体デバ イスの利用については往々にして考慮されていないのが実状である。150MH zのクロック信号に同期動作可能なSDRAM(シンクロナス・ダイナミック・ ランダム・アクセス・メモリ)と、20MHz程度のクロック周波数による同期 動作が当初想定されているポインティングデバイス用途等の入出力デバイスとを 、マイクロプロセッサの外部バスに共通接続して用いる場合を想定する。この場 合、高速な外部デバイスのクロック周波数を基準にバスステートコントローラに よる外部アクセス動作周波数を決定することになるであろう。低速デバイスに当 初予定されている動作クロック周波数に合わせて髙速デバイスも動作させること は非現実的である。

[0003]

【発明が解決しようとする課題】

しかしながら、低速デバイスを無理に高速動作させようとしても、当該デバイスの製造プロセスが高速動作を想定していないから、デバイス内部の入力容量、寄生容量や配線抵抗等の影響によって正常動作を期待できない場合が多いと予想される。これにより、長年利用されて高い信頼を獲得している半導体デバイスの利用を断念せざるを得ない場合も生じ、同一機能を有する新たな半導体デバイスの開発や、利用可能な半導体デバイスの選択範囲を狭めるというように、半導体



デバイスのユーザに大きな負担を強いることが懸念される。

[0004]

本発明の完成後に公知例調査を行って特開平5-341872号公報を抽出し た。これに記載の技術は、必要な都度ソフトウェア的な処理を行わずにハードウ ェア的に最適なクロック信号を他の外部データ処理装置に供給可能にすることを 目的とするものであり、データ処理装置は異なる周波数のクロック信号を発生可 能なクロックジェネレータを有し、外部データ処理装置に最適な動作クロック信 号周波数のデータをコントロールレジスタに初期設定し、中央処理装置が出力す るアドレスからアクセス対象の外部データ処理装置を識別し、コントロールレジ スタから最適な周波数のデータを選択し、選択したデータにしたがって最適な周 波数にクロック信号を外部に出力すると共に自らもそれを動作クロック信号とし て利用するように構成される。要するに、この公知例技術は、外部デバイスに共 通のクロック信号をアクセスアドレスに応じて可変に周波数制御しようとするも のである。しかしながら、この技術ではクロック周波数切り換え時にはデータ処 理装置内部だけでなく、外部デバイスに対してもその動作状態を考慮してクロッ ク周波数の切り換え制御を行わなければならない。外部デバイスの動作中にクロ ック周波数を切り換えると、クロック位相の不所望な変化により誤動作を生ずる 虞がある。

[0005]

本発明の目的は、複数のデバイスを夫々異なる動作クロック周波数でアクセス 制御することができ、しかもアクセスの切り換え時のクロック制御を容易に行う ことができるマイクロプロセッサを提供することにある。

[0006]

本発明の別の目的は、マイクロプロセッサのような1個のデバイスで高速デバイスと低速デバイスを夫々固有のクロック信号に同期させて選択的にアクセスすることができると共にアクセスの切り換え時のクロック制御が容易なデータ処理装置を提供することにある。

[0007]

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面



から明らかになるであろう。

[0008]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下 記の通りである。

[0009]

【1】マイクロプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路とを1個の半導体チップに有し、前記外部バスインタフェース制御回路は複数の外部デバイス選択信号の中から外部アクセスアドレスに応じた外部デバイス選択信号を活性化可能である。そして、マイクロプロセッサは、前記外部バスインタフェース制御回路によって活性化される外部デバイス選択信号に応じて前記外部バスインタフェース制御回路の同期クロック信号を切り換え制御するクロック切り換え制御回路を備える。外部デバイス選択信号として二つの信号(第1及び第2の外部デバイス選択信号)に着目した具体的な態様では、前記外部バスインタフェース制御回路は外部アクセスアドレスに応じて第1の外部デバイス選択信号又は第2の外部デバイス選択信号を活性化可能である。クロック切り換え制御回路は、前記第1の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御し、前記第2の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御する。

[0010]

上記手段によれば、第1及び第2の外部デバイス選択信号を受ける第1及び第2の外部デバイスには夫々第1及び第2のクロック信号を個別的に且つ常時供給しておけばよい。マイクロプロセッサが第1の外部デバイスをアクセスするときは当該マイクロプロセッサ内部の外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御し、マイクロプロセッサが第2の外部デバイスをアクセスするときは前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御すればよいく、外部デバイスに



供給するクロック信号それ自体の切り換えを要せず、アクセス対象とすべき外部 デバイスの切り換え時におけるクロック制御が容易である。

[0011]

前記第1及び第2のクロック信号はマイクロプロセッサ内部のクロックパルスジェネレータで生成してよい。この場合、マイクロプロセッサは、前記クロックパルスジェネレータで生成される前記第1のクロック信号及び前記第2のクロック信号を半導体チップの外部に並列出力するクロック出力端子を有するのがよい

[0012]

前記外部バスインタフェース制御回路の同期クロック信号切り換え時のCPU若しくはCPUの制御を受ける回路の誤動作を未然に防止する観点よりすれば、前記クロック切り換え制御回路は、前記デバイス選択信号の活性化に応じて前記中央処理装置による命令実行停止を要求し、命令実行停止要求に対する承認を受けてから、前記クロック信号の切り換えを行うのがよい。

[0013]

前記外部バスインタフェース制御回路の同期クロック信号切り換え直後における当該外部バスインタフェース制御回路の誤動作を未然に防止することを考慮すると、前記クロック切り換え制御回路は、前記第2のクロック信号の周期に同期するタイミングでクロック信号の切り換えを行うのがよい。

[0014]

[2]外部バスインタフェース制御回路が低速の外部デバイスをアクセス制御するとき、中央処理装置は外部デバイスに対するアクセス完了を待つことになるが、その間、中央処理装置が高速に以降のデータ処理を継続するときパイプラインストール等の頻発が予想されるような場合、或いは低消費電力若しくはデータ処理の連続性等の観点より、中央処理装置の動作速度も遅くすることが一考に価する。この観点よるマイクロプロセッサのクロック切り換え制御回路は、前記第1の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御すると共に前記中央処理装置の同期クロック信号を第3のクロック信号に切り換え制御し、前記第



2の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御 回路の同期クロック信号を第2のクロック信号に切り換え制御すると共に前記中 央処理装置の同期クロック信号を第4のクロック信号に切り換え制御する。

[0015]

前記第1乃至第4のクロック信号はマイクロプロセッサ内部のクロックパルスジェネレータで生成してよい。この場合、クロックパルスジェネレータは、前記第1のクロック信号と、当該第1のクロック信号に対して所定の整数の分周比を以って周期が長くされた第2のクロック信号と、前記第3のクロック信号と、当該第3のクロック信号に対して所定の整数の分周比を以って周期が長くされた第4のクロック信号とを生成する。前記第3クロック信号及び第4クロック信号の周波数は前記第1クロック信号の周波数以上とする。そして、マイクロプロセッサは、前記第1のクロック信号及び前記第2のクロック信号を半導体チップの外部に並列出力するクロック出力端子を有するのがよい。

[0016]

[3]本発明の別の観点による半導体モジュールは、複数個の外部接続電極と複数層の配線層とを有するモジュール基板に、プロセッサチップと第1のクロック信号に同期動作されるメモリチップが設けられ、前記プロセッサチップは、第1のクロック信号及び前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成して外部に並列出力するクロックパルスジェネレータを有し、前記第1のクロック信号に同期して前記メモリチップをアクセス可能であると共に、前記第2のクロック信号に同期して前記外部接続電極を介する外部アクセスが可能にされる。この半導体モジュールは前記外部接続端子を介してマザーボードなどに実装される。この実装状態においてプロセッサチップはマザーボード上の低速のデバイスをアクセス制御する。上述と同様に、メモリチップ及びマザーボード上の低速デバイスには夫々第1及び第2のクロック信号を個別的に且つ常時供給しておけばよい。プロセッサチップはメモリチップをアクセスするときアクセス動作の同期クロック信号を第1のクロック信号に切り換え制御し、マザーボード上の低速デバイスをアクセスするときアクセス動作の同期クロック信号を第2のクロック信号に切り換え制御すればよいので、メモリチップや外部デバイスに



供給するクロック信号それ自体の切り換えを要せず、アクセス対象とすべきメモ リチップや外部デバイスの切り換え時におけるクロック制御が容易である。

[0017]

前記プロセッサチップは命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路と、クロック切り換え制御回路とを1個の半導体チップに有する。前記外部バスインタフェース制御回路は外部アクセスアドレスに応じて前記メモリチップを選択するメモリチップ選択信号又は前記外部接続電極を介して外部に接続されるデバイスを選択する外部デバイス選択信号を活性化可能である。前記クロック切り換え制御回路は、前記メモリチップ選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御し、前記外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御する。

[0018]

【4】本発明の別の観点によるデータ処理システムは、実装基板に、第1のクロック信号及び前記第1のクロック信号よりも周波数の低い第2のクロック信号を夫々別々に伝達する第1のクロック配線及び第2のクロック配線と、第1のクロック配線から供給される第1のクロック信号に同期動作される第1のデバイスと、前記第2のクロック信号に同期動作される第2のデバイスと、前記第1のクロック信号に同期して前記第1のデバイスをアクセス制御可能であると共に前記第2のクロック信号に同期して前記第2のデバイスをアクセス制御可能な第3のデバイスとを有する。このデータ処理システムにおいて、高速メモリ等の第1のデバイス及び低速IO(入出)カ回路などの第2のデバイスには夫々第1及び第2のクロック信号を個別的に且つ常時供給しておけばよい。マイクロプロセッサなどの第3のデバイスは、第1のデバイスをアクセスするときアクセス動作の同期クロック信号を第2のクロック信号に切り換え制御し、第2のデバイスをアクセスするときアクセス動作の同期クロック信号を第2のクロック信号に切り換え制御すればよいので、高速メモリチップ等の第1のデバイスや低速IOなどの第2のデバイスに供給するクロック信号それ自体の切り換えを要せず、アクセス対



象とすべきデバイスの切り換え時におけるクロック制御が容易である。

[0019]

前記実装基板は1枚の回路基板から構成してもよいが、例えば、第1の基板配線を有し当該第1の基板配線に前記第2のデバイスが接続された第1回路基板と、前記第1の基板配線に接続される第2の基板配線を有し当該第2の基板配線に前記第1のデバイス及び第3のデバイスが接続された第2回路基板とによって構成してもよい。

[0020]

前記第3のデバイスは命令を実行する中央処理装置と、前記中央処理装置による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路と、クロック切り換え制御回路とを1個の半導体チップに有するマイクロプロセッサである。前記外部バスインタフェース制御回路は外部アクセスアドレスに応じて前記第1のデバイスを選択する第1の外部デバイス選択信号又は前記第2のデバイスを選択する第2の外部デバイス選択信号を活性化可能である。前記クロック切り換え制御回路は、前記第1の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第1のクロック信号に切り換え制御し、前記第2の外部デバイス選択信号の活性化に応答して前記外部バスインタフェース制御回路の同期クロック信号を第2のクロック信号に切り換え制御する。

[0021]

前記第3のデバイスは、前記第1のクロック信号と当該第1のクロック信号に 対して所定の整数の分周比を以って周期が長くされた第2のクロック信号を生成 するクロックパルスジェネレータと、前記クロックパルスジェネレータで生成さ れる前記第1のクロック信号及び前記第2のクロック信号を半導体チップの外部 に並列出力するクロック出力端子を有してよい。

[0022]

【発明の実施の形態】

図1には本発明に係るデータ処理システムの一例が示される。同図に示される データ処理システムは、代表的に示された夫々半導体集積回路化されている高速 半導体デバイス(第1のデバイス)1、低速半導体デバイス(第2のデバイス)2、及びマイクロプロセッサ(第3のデバイス)3、を有し、それらはバス4に共通接続される。バス4は、データ、アドレス、アクセス制御信号を伝達する。前記高速半導体デバイス1は、SDRAMなどの高速メモリに代表されるように、150MHzのような周波数の高いクロック信号(第1のクロック信号)CKIO1に同期動作する。低速半導体デバイス2は、ポインティングデバイス等のマン・マシン・インタフェース機器に接続されるIOデバイスに代表されるように、20MHzのような比較的周波数の低いクロック信号(第2のクロック信号)CKIO2に同期動作する。前記第1のクロック信号CKIO1は第1のクロック配線5を介してマイクロプロセッサ3から高速半導体デバイス1に供給され、前記第2のクロック信号CKIO2は前記第1のクロック配線5とは別の第2のクロック配線6を介してマイクロプロセッサ3から低速半導体デバイス2に供給される。図1では高速半導体デバイス1寄りの位置で第1のクロック配線5に入出力周波数等倍のPLL(フェーズ・ロックド・ループ)回路5Aが介在され、高速半導体デバイス1のクロック同期動作を補償できるようになっている。

[0023]

マイクロプロセッサ3は前記クロック信号CKIO1、CKIO2と共にその他の内部同期クロック信号を生成するクロックパルスジェネレータ(CPG)7を備えている。マイクロプロセッサ3は前記第1のクロック信号CKIO1に同期して前記高速半導体デバイス1をアクセス制御可能であると共に前記第2のクロック信号CKIO2に同期して前記低速半導体デバイス2をアクセス制御可能である。このアクセス制御は、中央処理装置(CPU)8による命令実行に基づいて外部バス制御を行う外部バスインタフェース制御回路(EXBC)9が行う。この外部バスインタフェース制御回路9は高速半導体デバイス1に割当てられたアドレスを外部アクセスアドレスとするときチップ選択信号(第1の外部デバイス選択信号)CS1を活性化して高速半導体デバイス1を動作可能若しくは動作選択する。また、外部バスインタフェース制御回路9は低速半導体デバイス2に割当てられたアドレスを外部アクセスアドレスとするときチップ選択信号(第2の外部デバイス選択信号)CS2を活性化して低速半導体デバイス2を動作可

能若しくは動作選択する。高速半導体デバイス1が第1のクロック信号CKIO 1に同期して動作するとき前記外部バスインタフェース制御回路9を第1のクロック信号CKIO1に同期動作させ、また、低速半導体デバイス2が第2のクロック信号CKIO2に同期して動作するとき前記外部バスインタフェース制御回路9を第2のクロック信号CKIO2に同期動作させるために、クロック切り換え制御回路(CKSL)10を有する。このクロック切り換え制御回路10は、前記第1の外部デバイス選択信号CS1の活性化に応答して前記外部バスインタフェース制御回路9の同期クロック信号Bφを第1のクロック信号CKIO1に切り換え制御し、前記第2の外部デバイス選択信号CS2の活性化に応答して前記外部バスインタフェース制御回路9の同期クロック信号Bφを第2のクロック信号CKIO2に切り換え制御する。

[0024]

図1で説明したデータ処理システムによれば、第1及び第2の外部デバイス選択信号CS1, CS2を受ける高速及び低速半導体デバイス1, 2には夫々第1及び第2のクロック信号CK1, CK2を個別的に且つ常時供給しておけばよい。マイクロプロセッサ3が高速半導体デバイス1をアクセスするときは外部バスインタフェース制御回路9の同期クロック信号Bφを第1のクロック信号CKIO1に切り換え制御し、マイクロプロセッサ3が低速半導体デバイス2をアクセスするときは前記外部バスインタフェース制御回路9の同期クロック信号Bφを第2のクロック信号CKIO2に切り換え制御すればよく、高速及び低速半導体デバイス1, 2に供給するクロック信号それ自体を切り換え制御することを要せず、アクセス対象とすべき外部デバイスの切り換え時におけるクロック制御が容易である。

[0025]

図2には図1のデータ処理システムに対する比較例として外部のクロック信号 CKIOiの周波数それ自体を切り換え制御するシステムが例示される。図2では高速半導体デバイス1及び低速半導体デバイス2の双方に共通のクロック配線 5を介してクロック信号CKIOiが共通に供給される。クロック切り換え制御 回路 (CKSL) 10Aはクロックパルスジェネレータ7が出力する前記クロッ



ク信号CKIO1,CKIO2を選択してクロック信号CKIOiとする。すな わち、クロック切り換え制御回路(CKSL)10Aは、前記第1の外部デバイ ス選択信号CS1の活性化に応答してクロック信号CKIOiをクロック信号C K I O 1 に切り換え、前記第 2 の外部デバイス選択信号 C S 2 の活性化に応答し てクロック信号CKIOiをクロック信号CKIO2に切り換え制御する。外部 バスインタフェース制御回路(EXBC)9Aはクロック信号CKIOiを同期 クロック信号として高速及び低速半導体デバイス1,2のバスアクセス制御を行 う。図2のデータ処理システムではCKIO1とCKIO2との間でクロック信 号CKIOiを切り換えるとき、双方の半導体デバイス1,2は共に動作停止状 態でなければ誤動作を生ずる虞がある。例えば、マイクロプロセッサ3Aが高速 半導体デバイス1をアクセスした後、低速半導体デバイス2をアクセスするとき 、髙速半導体デバイス1に供給されるクロック信号CKIOiも低速半導体デバ イス用の遅いクロック信号CKIO2の周波数に変化される。したがって、マイ クロプロセッサ3Aがアクセスした後も高速半導体デバイス1の動作が続くよう な場合には、マイクロプロセッサ3Aのアクセスが終了しても、高速半導体デバ イス1の動作終了を確認した後でなければ動作クロック信号CKIOiの周波数 を切り換えることはできない。したがって、図2のシステムでは、クロック信号 CKIOiの周波数切り換えを行う場合には、マイクロプロセッサ3Aによるア クセスアドレスエリア判定だけでは不十分であり、全ての外部デバイスの動作が 停止しているか否かを判定し、或いは強制的に動作を停止される制御が必要にな る。図1のデータ処理システムではクロック切り換え時にそのような制御を行わ なくても誤動作の虞はない。

[0026]

次に図1のデータ処理システムに利用可能なマイクロプロセッサの一例を説明する。図3には本発明に係るマイクロプロセッサの一例が示される。同図に示されるマイクロプロセッサ3は、例えば公知の半導体集積回路製造技術によって単結晶シリコンのような1個の半導体基板に形成される。このマイクロプロセッサ1は、特に制限されないが、中央処理装置(CPU)8、浮動小数点演算ユニット(FPU)13、内部メモリユニット14、バスステートコントローラ(BS



C) 15、ダイレクトメモリアクセスコントローラ (DMAC) 16、クロックパルスジェネレータ (CPG) 7、割り込みコントローラ (INTC) 18、シリアルコミュニケーションインタフェース回路 (SCI) 19、タイマカウンタ (TMU) 20、及び外部バスインタフェース回路 21を有する。前記内部メモリユニット14はキャッシュメモリ (CACHE) 24、アドレス変換バッファ (TLB) 25、及びメモリ管理部 (MMU) 26を有する。

[0027]

CPU8は、例えば4ギガバイトの論理アドレス空間をサポートするために32ビットのアドレスを利用する。CPU8は、特に図示はしないが、汎用レジスタ、演算器、プログラムカウンタなどの制御用レジスタ群、そして命令のフェッチや解読並びに命令実行手順を制御したり演算制御を行う命令制御部を有する。CPU8は命令フェッチの為の命令アドレスを命令アドレスバス31に出力し、命令バス32を介して命令を読み込む。また、CPU8はオペランドのロード又はストアのためのデータアドレスをデータアドレスバス33から内部メモリユニット14に与える。FPU13はアドレシング機能を持たずCPU8が代わりアドレシングを行う。CPU8及びFPU13のデータ処理に係るデータのロード、ストアはデータバス34,35を介して行なわれる。

[0028]

CPU8はマイクロプロセッサ3の外部に配置された図示を省略するメインメモリ又はキャッシュメモリ24から命令をフェッチし、その命令を前記命令制御部で解読することにより、当該命令記述に応じたデータ処理を行う。FPU13はCPU8のアドレシング機能でロードされたデータに対する浮動小数点演算を行い、演算結果はCPU8のアドレシング機能を介してメモリ等にストアされ、或いはデータバス35を介してCPU8のレジスタにロードされる。

[0029]

マイクロプロセッサ3は論理アドレス空間を論理ページと呼ばれる単位に分割し、そのページ単位に物理アドレスへのアドレス変換を行うための仮想記憶をサポートする。前記MMU26はTLB25の管理と共にアドレス変換に伴う制御を行う。TLB25は論理ページ番号と物理ページ番号とに関する変換対などを



TLBエントリとして格納する連想メモリとして構成され、MMU26はCPU8が出力する論理アドレスをTLB25などを用いて物理アドレスに変換する。TLBミスの場合にはその論理アドレスに対応されるTLBエントリはMMU26を介して前記図示を省略するメインメモリ上のアドレス変換テーブル(ページテーブル)から読み込まれる。前記TLB25は例えばマルチウェイ形式のキャッシュメモリによって構成される。TLBミスなどのアドレス変換に係る各種例外が発生すると、MMU26はその例外要因を要因レジスタ(図示せず)にセットし、且つ、TLBミスなどのアドレス変換に係る例外発生の通知信号(図示せず)をCPU8に送る。CPU8は、要因レジスタにセットされた要因を用いて、或いはそれを用いずにハードウェアで直接、所定の例外処理に分岐される。

[0030]

キャッシュメモリ24はマルチウェイ形式を有し、例えば、4ウェイ・セットアソシアティブ形式の連想メモリ部としてのキャッシュメモリ部とその制御部を備える。キャッシュメモリに対するインデックスは論理アドレスの一部を用いて行われ、キャッシュエントリのタグ部には物理アドレスが保有され、インデックスされたタグ部はその論理アドレスがTLB25を用いて変換された物理アドレスと比較され、その比較結果に応じてキャッシュミス/ヒットを判定する。キャッシュミスの場合に当該キャッシュミスに係るデータ又は命令は前記図示を省略するメインメモリ等から読み込まれ、読み込まれたデータ又は命令は新たなキャッシュエントリとしてキャッシュメモリ24に格納される。

[0031]

DMAC16はCPU8によってデータ転送制御条件が設定された後、DMA 転送要求に応答して、そのデータ転送制御条件に従って外部デバイスなどとの間 でのデータ転送を制御する。

[0032]

前記バスステートコントローラ15は内部バス40を介して前記内部メモリユニット14に結合され、外部インタフェースバス41を介して外部バスインタフェース回路21に接続され、周辺バス42を介してCPG7、INTC18、SCI19及びTMU20などの周辺回路に接続され、DMAバス43を介してD

MAC16に接続される。バスステートコントローラ15は、内部メモリユニット14におけるキャッミスやTLBミスに際してエントリをリプレースするのに要するメインメモリアクセス、キャッシュ非対象アドレスエリアに対するデバイスアクセス、DMAC16を用いた外部とのデータ転送のためのアクセス、などに必要な外部バス4を介するバスアクセスや、周辺バス42を介する周辺回路アクセスの為の、ウェイト制御、エリア選択制御、及びメモリインタフェース制御を等を行う。

[0033]

図4にはCPG7の一例が示される。ここでは水晶発振回路50で生成される クロック信号をPLL回路51で1/2分周し、これを後段のPLL回路52で 周波数を6倍に逓倍する。PLL回路52の出力は分周回路53で周波数が1, 1/2, 1/3, 1/4, 1/6, 1/8倍にされて夫々出力される。分周され たクロック信号はセレクタ54~57で選択され、アンドゲート58~61を介 して、内部クロック信号 I φ、周辺クロック信号 P φ、バスクロック信号 B φ 1 、B φ 2 マイクロプロセッサ3の内部に供給される。前記セレクタ54~57に よるクロック選択動作はクロック選択レジスタ62に設定された選択データにし たがって決定される。前記アンドゲート58~61にはスタンバイ制御レジスタ 63の制御ビットが供給され、この制御ビットが論理値"O"でクロック信号I φ、 P φ、 B φ 1 、 B φ 2 が出力可能にされ、論理値" 1 "でクロック信号 I φ 、Pゥ、Bゥ1、Bゥ2の変化が停止される。前記レジスタ62,63はCPU 8によってリード・ライト可能にされる。スタンバイ制御レジスタ63の制御ビ ットはスタンバイ解除信号63Aによって論理値"0"にクリア可能にされる。 前記セレクタ56の出力は入出力周波数が等倍のPLL回路64を介して前記第 1のクロック信号CKIO1とされる。前記セレクタ57の出力は入出力周波数 が等倍のPLL回路65を介して前記第2のクロック信号CKIO2とされる。

[0034]

前記内部クロック信号 I φはマイクロプロセッサ3のCPU8、FPU13、 内部メモリユニット14の同期動作クロック信号とされる。周辺クロック信号 P φは前記CPG7、INTC18, SCI19及びTMU20などの周辺回路と



DMAC16の同期動作クロック信号とされる。前記バスクロック信号 B φ 1、 B φ 2 は外部バス4を介する外部デバイスアクセスに際してバスステートコント ローラ15 内部の同期動作クロック信号 B φ として用いられる。

[0035]

図5には前記バスステートコントローラ15の詳細が例示される。バスステートコントローラ15はバス40~43を介して動作速度若しくは同期動作クロック周波数の異なる回路部分と夫々データ、アドレス、及び制御信号を入出力しなければならない。動作クロック信号の観点よりすれば、バスステートコントローラ15は、内部バス40に接続される内部バスインタフェース制御回路70、周辺バス42に接続される周辺バスインタフェース制御回路71、DMAバス43に接続されるDMAバスインタフェース制御回路72、外部インタフェースバス41に接続される前記外部バスインタフェース制御回路(EXBC)9、及びバッファ73を備えて構成される。内部バスインタフェース制御回路70は内部クロック信号IΦに、周辺バスインタフェース制御回路71及びDMAバスインタフェース制御回路72は周辺クロック信号PΦに、外部バスインタフェース制御回路9はバスクロック信号BΦに同期動作される。

[0036]

前記外部バスインタフェース制御回路9は、エリア選択制御部74、メモリ制御部75、及びウェイト制御部76を有する。エリア選択制御部74は外部メモリ空間の複数のアドレスエリアをプログラマブルに指定するエリア指定レジスタを有し、指定されたアドレスエリア毎にチップ選択信号が割当てられ、指定アドレスエリアに含まれる外部アクセスアドレスを検出することにより当該アドレスエリアに対応するチップ選択信号を選択レベルに制御する。メモリ制御部75は前記アドレスエリア毎に固有のメモリアクセス制御信号を出力する機能を有し、前記エリア選択制御部74でチップ選択されるアドレスエリアに対応させてメモリアクセス制御信号を出力する。前記ウェイト制御部76は低速メモリデバイスがマッピングされたアドレスエリアのアクセスサイクルに対してウェイトステートの挿入を制御する。

[0037]



図5では前記エリア選択制御部74が出力するチップ選択信号前記CS1, CS2が代表的に示されている。このチップ選択信号CS1, CS2は図1で説明したように当然バス41を介してマイクロプロセッサ3の外部に出力されるが、マイクロプロセッサ3の内部では前記クロック切り換え制御回路10に供給され、前述の通り同期クロック信号B φ としてクロック信号B φ 1 又はB φ 2の選択制御に利用される。

[0038]

図6には同期クロック信号 B φ の周波数選択を主眼として前記エリア選択制御 部74及び前記クロック切り換え制御回路10の詳細な一例が示される。同図に おいて81、82は代表的に例示されたエリア指定レジスタであり、CPU8に よってアドレスエリアが指定可能にされる。ここでは、エリア指定レジスタ81 は前記高速半導体デバイス1のマッピングアドレスエリアの指定に利用され、エ リア指定レジスタ82は前記低速半導体デバイス2のマッピングアドレスエリア の指定に利用される。コンパレータ83,84はエリア指定レジスタ81,82 に指定されたアドレスエリアとアクセスアドレスの所定上位複数ビットとを比較 し、一致する場合には対応するチップ選択信号CS1、CS2をハイレベルにパ ルス変化させる。クロック切り換え制御回路10は、セット・リセット型のフリ ップフロップ85、D型のフリップフロップ86,87、及びクロックセレクタ 88を有する。フリップフロップ85はセット端子Sにチップ選択信号CS1、 リセット端子Rにチップ選択信号CS2が入力され、これによって出力端子Qに は、低速半導体デバイス2から高速半導体デバイス1にチップ選択状態が切り換 わったとき論理値"1"、逆に高速半導体デバイス1から低速半導体デバイス2 にチップ選択状態が切り換わったとき論理値"0"に変化される信号90が得ら れる。この信号90は、その立ち上がり変化、又は立ち下がり変化によって、C PU8に命令の実行停止を要求する。CPU8は前記信号90の変化に応答して 、現在実行中の命令実行を終了した後、命令実行を停止し、停止するとき信号9 1を1回パルス変化させる。前記フリップフロップ86は信号90をデータ入力 端子Dに、信号91をクロック端子Cに入力し、信号91のパルス変化の同期し て信号91をラッチする。したがって、低速半導体デバイス2から髙速半導体デ



バイス1にチップ選択状態が切り換わりってCPU8の命令実行が停止されたと きフリップフロップ86は論理値"1"をラッチする。また、高速半導体デバイ ス1から低速半導体デバイス2にチップ選択状態が切り換わってCPU8の命令 実行が停止されたときフリップフロップ86は論理値"0"をラッチする。フリ ップフロップ86の出力はクロック信号Bφ2の立ち下がりに同期してフリップ フロップ87にラッチされる。フリップフロップ87の出力信号92は論理値" 1"によりクロック信号B φ としてクロック信号B φ 1 を選択し、このとき外部 バスアクセス対象とされる高速半導体デバイス1と同じクロック信号Bゅ1に同 期して外部バスインタフェース制御回路9が動作される。フリップフロップ87 の出力信号92が論理値"0"のときはクロック信号Bφとしてクロック信号B φ 2 を選択し、このとき外部バスアクセス対象とされる低速半導体デバイス 2 と 同じクロック信号Bφ2に同期して外部バスインタフェース制御回路9が動作さ れる。このクロック信号BφにBφ1又はBφ2の何れを選択するかの切り換え タイミングは前記フリップフロップ87の作用により、図7に例示されるように 、最も周波数の低いクロック信号Bφ2の周期に同期するから、途中で同期クロ ックの周期が極端に短くなって誤動作を生ずる虞を未然に防止することができる

[0039]

図8には外部アクセスアドレスエリアの切り換えに応答する外部バスインタフェース制御回路9のクロック周波数切り換え動作のフローチャートが例示される。外部バスインタフェース制御回路9よりアドレスエリアの切り換えが指示されると(S1)、信号90によってCPU8へ命令実行停止が要求される(S2)。CPUはこれに応答して命令実行を停止し、これがクロック切り換え制御回路10に通知され(S4)、クロック信号Bφ2に同期してクロック切り換えが行なわれる(S4)と共にCPU8の命令実行停止の解除が指示される(S5)。

[0040]

次にクロック制御回路の別の例を説明する。図9及び図10では外部デバイスのアクセスエリア切り換えに応答してCPU8の同期クロック信号周波数も切り換え可能にした例を説明する。

[0041]

図9に示されるクロック切り換え制御回路10Aは前記クロック信号 $B \phi$ の選択論理の他に、クロック信号 $P \phi$ 、 $I \phi$ を入力し、チップ選択信号CS1, CS2の状態に応じてクロック信号 $P \phi$ 、 $I \phi$ の一方を選択し、これをCPU8の同期クロック信号 $IP \phi$ とする点が図5の構成と相違される。これに応じて、バスステートコントローラ15の内部バスインタフェース制御回路70には前記クロック信号 $IP \phi$ が同期クロック信号として供給される。

[0042]

図10にはクロック切り換え制御回路10Aの詳細が例示される。図6の構成に対し、信号92に基づいてクロック信号I々又はP々を選択し、クロック信号IP々として出力するクロックセレクタ95を追加した点が相違される。図10の例では、クロックセレクタ88がクロック信号B々として高速半導体デバイス1用の高速クロック信号B41(CKIO1)を選択する状態において、もうーつのクロックセレクタ95はクロック信号IP々として内部クロック信号I々を選択する状態にされる。これに対し、クロックセレクタ88がクロック信号B々として低速半導体デバイス2用の低速クロック信号B々2(CKIO2)を選択する状態において、もう一つのクロックセレクタ95はクロック信号IP々として周辺クロック信号P々を選択する状態にされる。これにより、マイクロプロセッサ3が低速半導体デバイス2をアクセスするとき、CPU8も周辺クロック信号P々に同期して比較的低速で動作される。したがって、CPU8が低速半導体デバイス2に対するアクセス完了を待つとき低消費電力に寄与する。更に、その間、CPU8がデータ処理を継続しても、処理動作が低速であるからパイプラインストール等が頻発する事態を防止でき、データ処理の連続性を達成し易くなる

[0043]

図11には図1のデータ処理システムを実装ボードの構成に着目して示してある。図11において100はマザーボード(第1の回路基板)、101はマザーボード100に搭載されるドーターボード(第2の回路基板)である。ドーターボード101には第2の基板配線としてクロック配線6A及びバス6A等が設け

(

られ、代表的に例示された前記マイクロプロセッサ3及び高速半導体デバイス1が前記クロック配線5及びバス6Aに接続されて実装されている。マザーボード100には第1の基板配線としてクロック配線4及びバス6B等が形成され、代表的に示されたて低速半導体デバイス2がこれに接続して実装される。ドータボード101のバス6Aとマザーボード100のバス6Bとの接続、クロック配線4とマイクロプロセッサ3との接続は、概念的に図示されたソケット・コネクタ102の構造によって実現される。

[0044]

図11のドーターボード101は多層配線構造のモジュール基板を用いた半導体モジュールとして構成してもよい。図12には多層配線基板における多層配線構造の一例が示される。多層配線基板105は、複数の配線層を有するコア層又はベース層106の表裏に、夫々同じ層数の配線層が積み重ねられたビルドアップ層107,108を生成した構造を有する。コア層106の表裏に層数の等しいビルドアップ層107,108を形成することによる表裏の対称性により、ドーターボード101の熱による反りを良好に防止できる。

[0045]

前記コア層106は、例えばガラスエポキシ樹脂を介して4層の銅からなる配線層110A~110Dを積層して構成される。一方のビルドアップ層107は、コア層106の上面に更にエポキシ樹脂を介して3層の銅からなる配線層111A~111Cを積層して構成される。他方のビルドアップ層108も同様に、コア層106の底面に更にエポキシ樹脂を介して3層の銅からなる配線層112A~112Cを積層して構成される。上記配線層は相互に必要な接続を採るためにスルーホールTH等で適宜結合されている。

[0046]

特に、所定の配線層110A~110Dは選択的に設けられたスルーホール部を除き、全面一様に導体層としたベタパターンで形成された電源配線パターンやグランド配線パターンとされ、信号パターンと電源パターン若しくはグランドパターンとの間の等価静電容量を大きく且つ回路全体に亘って均一に採ることができるように考慮されている。

[0047]

ビルドアップ層107の最上層は前記マイクロプロセッサ3等の所定の半導体 集積回路のベアチップ114を搭載のために利用する実装パッドの部分を除いて ソルダーレジスト層などの絶縁層(若しくは保護層)113で覆われている。ベ アチップ114の金(Au)からなるバンプ電極115は異方導電性フイルム1 16を介して111A等で成る実装パッドに導電接続され、且つ異方導電性フイ ルム116を介してビルドアップ層107の表面に固定されている。

[0048]

ビルドアップ層108の表面は外部接続電極120を形成する部分を除いてレジスト層などの絶縁層117で覆われている。絶縁層117から露出された配線層112Aの部分には半田ボールで外部接続電極120が形成さている。

[0049]

ビルドアップ層107及び108は、コア層106にエポキシ樹脂をつけて、所望の部分にスルホールを形成し、その上面に飼からなる配線パターンを形成する工程を繰り返すことによって形成される。更に詳しく説明すると、ビルドアップ層は、以下のようにして形成される。まず、コア層106を、エポキシ樹脂溶液に浸し、コア層106の表裏に1層目のエポキシ樹脂層を形成する。そして、配線接続部に対応する部分のエポキシ樹脂層にスルーホールを形成するため、適当なエッチングマスクを用いてエッチングを行う。その後、配線層111Cまたは112Cを構成する銅からなる金属膜を形成し、エッチングを行うことによって、配線層111Cまたは112Cを形成する。上記工程を順次行うことによって、配線層111Cまたは112Cを形成する。上記工程を順次行うことによって、配線層111A又は112Aまで形成する。その後、ソルダーレジスト膜の様な絶縁膜113及び117を選択的に形成する事によって、ビルドアップ層107及び108が形成される。

[0050]

仮に片面にビルドアップ層を生成した基板では、コア層とビルドアップ層の熱に対する特性が異なるため、モジュールの実装時に発生する熱応力などの影響でモジュールが反る虞がある。そうすると、基板内のいずれかの層に又はコア層とビルドアップ層との剥離が発生したり、内部の配線の断線が発生する場合もある

(*)

。図12で説明したように、コア層106の両面にビルドアップ層107,108を生成した基板では、表裏両面の熱に対する特性が等しくなるため、熱応力の影響を低く抑えることが可能となる。したがって、層間剥離や配線の破壊の可能性を低減することが可能になり、信頼性の高いマルチチップモジュールを実現することが可能になる。

[0051]

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

[0052]

例えば、以上の説明では、クロック切り換え制御回路10によって外部バスインタフェース制御回路9のクロック信号を切り換えるとき、CPUの命令実行を停止するようにしたが、本発明はそれに限定されずない。CPUやキャッシュメモリの動作がバスステートコントローラにおけるクロック切り換え動作によって何ら影響を受けない場合にはそのようなCPUに対する命令実行の停止及び再開の制御を不要にしてもよい。また、マイクロプロセッサは外部デバイス用の同期クロック信号出力機能を持たなくてもよい。但しその場合、マイクロプロセッサは外部デバイス用同期クロック信号を外部から入力しなければならない。また、マイクロプロセッサは画像処理等の特定のデータ処理に特化したグラフィックプロセッサ等のデバイスであってもよい。

[0053]

また、以上の説明では外部デバイス選択信号として二つの信号(第1及び第2の外部デバイス選択信号)に着目したが、本発明は3種類以上の外部デバイス選択信号に対して夫々バスインタフェース制御回路の同期クロック信号周波数を切り換え制御するようにしてよいことは言うまでもない。

[0054]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば下記の通りである。



[0055]

すなわち、マイクロプロセッサ等によってアクセスされる高速及び低速の外部 デバイスには夫々必要な周波数のクロック信号を個別的に個別のクロック配線で 供給しておき、マイクロプロセッサによる外部アクセス対象デバイス若しくはア ドレスエリアに応じてマイクロプロセッサ内部の外部バスインタフェース制御回 路の同期クロック信号を切り換え制御するから、外部デバイスに供給するクロッ ク信号それ自体の切り換えを要せず、アクセス対象とすべき外部デバイスの切り 換え時におけるクロック制御が容易であるという効果を得ることができる。

【図面の簡単な説明】

【図1】

本発明に係るデータ処理システムの一例を示すブロック図である。

【図2】

図1のデータ処理システムに対する比較例として外部のクロック信号の周波数 それ自体を切り換え制御するシステムを例示するブロック図である。

【図3】

本発明に係るマイクロプロセッサの一例を示すブロック図である。

【図4】

CPGの一例を示す論理回路図である。

【図5】

バスステートコントローラ及びクロック切り換え制御回路の一例を示すブロック図である。

【図6】

エリア選択制御部及びクロック切り換え制御回路の詳細を同期クロック信号の 周波数選択を主眼に例示したブロック図である。

【図7】

クロック切り換え制御回路におけるクロック信号の切り換えタイミングを例示 するタイミングチャートである。

【図8】

外部アクセスアドレスエリアの切り換えに応答する外部バスインタフェース制

御回路のクロック周波数切り換え動作を全体的に示すフローチャートである。

【図9】

バスステートコントローラ及びクロック切り換え制御回路の別の例を示すブロ ック図である。

【図10】

図9のクロック切り換え制御回路の詳細を例示するブロック図である。

【図11】

図1のデータ処理システムを実装ボードの構成に着目して示したブロック図で ある。

【図12】

多層配線基板における多層配線構造を例示する断面図である。

【符号の説明】

- 1 高速半導体デバイス(第1のデバイス)
- 2 低速半導体デバイス(第2のデバイス)
- 3 マイクロプロセッサ(第3のデバイス)
- -4 バス
- 5,6 クロック配線
- 7 クロックパルスジェネレータ
- 8 中央処理装置(CPU)
- 外部バスインタフェース制御回路
- 10 クロック切り換え制御回路
- CKIO1 第1のクロック信号
- CKIO2 第2のクロック信号
- CS1 チップ選択信号(第1の外部デバイス選択信号)
- CS2 チップ選択信号(第2の外部デバイス選択信号)
- 14 内部メモリユニット
- 15 バスステートコントローラ
- Ιφ 内部クロック信号
- Ρφ 周辺クロック信号


2 6

特2000-226707


- ΙΡφ 同期クロック信号
- B φ 1、B φ 2 バスクロック信号
- Βφ 同期クロック信号
- 100 マザーボード
- 101 ドーターボード
- 102 ソケット・コネクタ
- 110A~110C、111A~111C、112A~112C 配線層
- 120 外部接続電極

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】







【図8】




【図9】




【図10】



【図11】



【図12】



【書類名】

要約書

【要約】

【課題】 マイクロプロセッサのような1個のデバイスで高速デバイスと低速デバイスを夫々固有のクロック信号に同期させて選択的にアクセスすることができると共にアクセスの切り換え時のクロック制御が容易なデータ処理システムを提供する。

【解決手段】 マイクロプロセッサ(3)等によってアクセスされる高速及び低速の外部デバイス(1,2)には夫々必要な周波数のクロック信号(CKIO1,CKIO2)を個別的に個別のクロック配線(5,6)で供給しておき、マイクロプロセッサによる外部アクセス対象デバイス若しくはアドレスエリアに応じてマイクロプロセッサ内部の外部バスインタフェース制御回路(9)の同期クロック信号(Bø)を切り換え制御するから、外部デバイスに供給するクロック信号それ自体の切り換えを要せず、アクセス対象とすべき外部デバイスの切り換え時におけるクロック制御が容易である。

【選択図】

図 1

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: ___

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.